PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03152624 A

(43) Date of publication of application: 28 . 06 . 91

(51) Int. CI

G06F 7/50 G06F 9/34

(21) Application number: 01291799

(22) Date of filing: 09 . 11 . 89

(71) Applicant:

RICOH CO LTD

(72) Inventor:

YASUI TAKASHI YOSHIOKA KEIICHI YAMAURA SHINICHI

(54) CENTRAL ARITHMETIC PROCESSOR


(57) Abstract:

PURPOSE: To shorten the processing cycle of a central arithmetic processor without loosing the parallel arithmetic performance by adding a carry signal produced from an arithmetic process of a data arithmetic unit to the number of adders to be added via an increment device in order to obtain the address data.

CONSTITUTION: ln: the register/indirect displacement, an arithmetic and logic unit ALU 19 calculates the 8-bit displacement and the lower 8 bits of the data on a register W2. Then the carry signal obtained from the calculation is selected by a carry selection circuit 25. The circuit 25 sends the carry signal to a B increment/decrement device 52. On the other hand, the high-order data, etc., are transferred to the device 52 and a C increment/decrement device 53. Then the A-C increment devices 51-53 work after deciding the increment or the decrement of a constant 0 based on the code extension value. In a register indirect 16-bit displacement, the arithmetic result is supplied to a carry selection B circuit 26 and then sent to the device 53. Thus the addresses are calculated by the ALU 19 and the devices 51-53. Then the processing cycle is

shortened while maintaining the parallel arithmetic performance.

COPYRIGHT: (C)1991, JPO& Japio



⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-152624

* @int.Cl. *

識別記号

庁内整理番号

⑩公開 平成3年(1991)6月28日

G 06 F 7/50 EZ

7056-5B 7056-5B

9/34

G 06 F 9/36 7927-5B

3 1 0

審査請求 未請求 請求項の数 1 (全12頁)

69発明の名称

中央演算処理装置

顔 平1-291799 ②1特

節 平1(1989)11月9日 22出

金発 男

实

淫

東京都大田区中馬込1丁目3番6号 株式会社リコー内

個発 明 础

圭 馍 東京都大田区中馬込1丁目3番6号 株式会社リコー内 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑫発 明

株式会社リコー 勿出 顋

東京都大田区中馬込1丁目3番6号

外1名 弁理士 青 山 葆 20代 理

1. 発明の名称

中央演算処理装置

2. 特許請求の範囲

(1) アドレスのビット数を複数に分割したビッ ト数を処理し、供給される複数の定数のいずれか 一つを被増加数に加算しアドレスデータを作成す る複数の増加器と、

少なくとも一つのレジスタと、

上記レジスタが送出する、アドレスのビット散 より少ないピット数からなるデータに基づき債算 を行う一つのALUと、

上記ALUの演算結果で桁上げ信号が発生した 場合にはこの桁上げ信号を上記増加器に送出する キャリー信号選択手段と、を備えたことを特徴と する中央演算処理装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、中央演算処理装置に関する。

[従来の技術とその課題]

中央演算処理装置においてデータの演算処理を 実行する際に必要なアドレス信号を発生する方法 として、データ演算用のALUとは独立して設け られるフルアダーにて構成されアドレス信号のみ を発生するアドレス計算ユニットを設ける方法と、 データの演算とアドレス信号の発生との両方をと もに行う一つのALUを設ける方法とがある。

前者のアドレス計算ユニットを設ける方法にお いては、ALUとアドレス計算ユニットとを別々 に設けなければならず、ハードウエアが大きくな るという問題点がある。一方、後者の一つのAL ひを設ける方法においては、データ演算とアドレ ス計算とを行うためそれぞれの演算を別々に行う ことができず並列性がなくなり、演算に要する処 理サイクルが多くなるという問題点がある。

本発明はこのような問題点を解決するためにな されたもので、ハードウエアが大きくならず、か つ演算の並列性を損なわない中央演算処理装置を 提供することを目的とする。

【疎題を解決するための手段】

本発明は、アドレスのビット数を複数に分割したビット数を処理し、供給される複数の定数のいずれか一つを被増加数に加算しアドレスデータを 作成する複数の増加器と、

少なくとも一つのレジスタと、

上記レジスタが送出する、アドレスのビット数 より少ないビット数からなるデータに基づき演算 を行う一つのALUと、

上記ALUの演算結果で桁上げ信号が発生した 場合にはこの桁上げ信号を上記増加器に送出する キャリー信号選択手段と、を備えたことを特徴と する。

[作用]

キャリー信号選択手段は、ALUにおける演算 処理にてキャリー信号が発生した場合にはこのキャ リー信号を増加器に送出し、増加器は被加算数に キャリーデータを加算しアドレスデータを発生す る。このようにALUと増加器とによりアドレス データを発生することは、ALU単体でアドレス データを発生する場合に比べ並列性を失わず処理

を用いており、パンクアドレスとしては、基本的にデータパンクレジスタ(以下DBRと記す(8ピット))が出力され、従って、64Kパイトリニアで258パンクを用いて、16Mパイトのアクセスを可能にしている。

尚、パンクアドレスとしてのDBRの出力につ いては後述のM1.M0フラグにて説明する。

また、複数の汎用レジスタ(W Q ~W 3:16ビット)があり、特に、W 0.W 1の両レジスタは8ビットごとに分別され、8ビットレジスタR 0.R I.R 2.R 3として使用することもできる。

故に、本CPUでは、漢算のデータサイズとして8ビット、16ビットの両方のサイズのデータを命令により区別して扱うことが可能である。

さらに、スタック空間としては、スタックポインタレジスタ(以下SPと配す)として16ビットレジスタを用意しており、リニアに64Kパイトのアクセスをおこなう。ただし、パンクアドレスは、"00"hに固定されている。

そして、プログラムステイタスレジスタ(以下

サイクルを短くするように作用し、又、アドレス データ計算用のALUを有する必要がないことよ りハードウェアが小さくなるように作用している。 (実施例)

まず、本発明の中央演算処理装置における一実 施例における構成の概略を第3回ないし第5回a、 b.cを参照し以下に説明する。

第4回は、プログラミングモデルであり、本中 央演算処理装置(以下CPUと称す)の基本額長は 8ピットである。

アドレス空間は、プログラムをアクセスする際、 プログラムカウンテ(以下FCと記す)は24ピット(PBC、PCH、PCL)を有しており、リニ アアドレスで16Mパイトをアクセス可能としている。尚、PBCとはプログラム・パンク・カウンタレジステ(以下PBCと記す)、PCHとはプログラム・カウンタレジスタト(以下PCHと記す)、PCLとはプログラム・カウンタレジスタト(以下PCLと記す)である。

一方、データをアクセスする時は、パンク方式

PSRと記す)は現在のCPUの動作状態を示しており、具体的には、N,V,Z,Cの各フラグは、 演算の結果により変化し、「フラグは、割り込み 要求の受付けの可否を示し、Dフラグは、加減算 命令の結果の補正に関し、D=1ならば、加減算 命令の実行結果は自動的に10進補正される。

M1.M0フラグは、データ空間をアクセスする際、出力されるパンクアドレスの選択を可能にするフラグである。従って、M1.M0フラグを任意の値に数定(このCPUでは命令で更新する)する事により、データアクセスの際に、出力されるパンクアドレスをDBR値、"00"h等の定数の何れかを選択して出力し様々なメモリのアプリケーションに対応させる。

ファーストページレジスタ(以下FPRと配す) はデータアクセス時のアドレス・ポインタとなる レジスタで、ファースト・ダイレクトと呼ぶアド レッシング・モードで使用される。 尚、アドレッ シングとは、データの格納先のアドレスを指定す ることをいう。

特別平3-152624(3)

このアドレッシング・モードではオペランド・データとして8ビットのデータのみをフェッチしてそのデータを実効アドレスのロー(ビット7~ビット0)とし、ハイ(ビット15~ビッド8)をFPRの内容とするアドレッシングモードにおいて有効となるレジスタである。

ただしこのときも、出力されるパンクアドレス は、M.J.M.Oのフラグ状態に従う。

このアドレッシング・モードは、オペランドデータを1パイトのみフェッチするだけなので、同一ページアドレス内(アドレスのビット 1 5 ~ ビット 8 が一定値)の高速なデータのアクセスが可能となる。

第5図aないし第5図cは、本CPUの命令形式 について示したものであり、このCPUは基本語 長は、前述のように8ビットであり、オペコード の前にプリバイトと呼ばれる命令拡張用の1バイ トデータをフェッチする形式をとる。

基本的にプリパイト・データは、アドレッシング・モードに係る情報を有し、オペコードが実行

することで実効アドレスを発生するアドレッシン グのことを示す。

このアドレッシング・モードが使用される際、もし形式2のようなオペランドデータの配置形式を取れば、ディスプレースメントのオペランドデータをフェッチした後、突効アドレスを計算するために、時間を要し、オペランドのディスプレースメント・データのフェッチの後、複数のアイドルサイクルが存在することになる。

しかし、形式3の配置をこのとき用いて、ブリパイトとオペコードの間にディスプレースメントデータを配置すれば、実効アドレス発生のための計算をオペコードのフェッチサイクルに重複して行なう事ができ、無駄なアイドルサイクルの発生を防ぐ。

第3回は、ブロックレベルの機成図であり、本 CPUは主に制御部1と演算部2の2つの機能部 に大別される。

初めに、制御部しであるがここは、命令の実行 を制御する機能を持っている。 すべき命令の内容を持っている。

但し、命令の使用製度が高いものについては、 命令コード長と実行時間の短縮を図るため、「形 式!」に示すように、短縮命令と呼ぶプリバイト の無いオペコード内にアドレッシング及び命令の 内容を含んだ命令を用意する。

さらに、オペランドデータは2種類の配置形式 をもっている。第5回bに示す「形式2」は、ブリ パイトの次にオペコードを配置し、その後にオペ ランドデータを配する形式であり、「形式3」はブ リバイトとオペコードの間にもオペランドデータ を配置する。

特に、形式3のプリバイトとオペコードの間の オペランドデータは、ディスプレースメント付ア ドレッシングで使用される。

ここでいうディスプレースメント付アドレッシングとは、データのアクセスのための実効アドレスの発生時に、内部レジスタデータにオペランドでフェッチされたデータもしくは、オペランドで指定されたレジスタの値をオフセットとして加算

助作としては、命令の実行に際し、外部からデータパス(D7~D0)を介して、DIL15に入力された命令コードは、プリパイトIR3或いはオペコードIR4の各インストラクションレジスタに格納され次の命令が発生するまで保持される。そして、これらのインストラクションレジスタの複数の出力5.6と命令シーケンスのタイミングを制御するTCU7の出力がAND-ORのPLAで構成された命令デコード回路8.9.10、11に入力され、命令とタイミングに応じたデコ

さらにそのデコード結果は、EC112という インターフェース回路を介して、演算部2に対し てタイミングを整えて演算部2を制御すべき複数 の制御信号14を発生する。

- ド結果 13を出力する。

但し、本CPUにおいて、PLAの構成は、A NDプレーンをプリバイト用(構成部分8)と、オ ペコード用(構成部分10)の2種類もち、ORプ レーン9、11を共有した形をとる。

これは、先の命令形式でも記述した様に、ブリ

特閒平3-152624(4)

パイト部は、アドレッシングモードの情報を有し、 オペコード部が命令のオペレーション内容を含む ため、PLA上でも機能的に、分類することでデ コードの容易化と冗長性を辞除し、改能別(プリ パイトかオペコード)で最小のPLA(特に、AN Dブレーン)を実現させている。

そして、この2分割されたPLAのANDプレーン8、10は、インタラブト制御21からの入力信号24により、ANDプレーンの両方を動作状態にするか、一方ANDプレーン10を非動作状態にせしめることもできる。ここで割り込みのシーケンスの制御コードは、全て、プリバイト質のANDプレーン8にコードが割り付けられており、割り込みの処理時にオペコード側のANDプレーン10は非動作状態にある。

演算部2は、上記の制御信号にしたがって、演 算やCPU外部とのデータのアクセスを行なう。

内部パスとしては、基本的にMB,DB,SBの 3種類8ピットパスを有し、各機能部とのデータ のやりとりを行なう。

具体的にはACU部は、8ビット毎にINC/ DECという増減腰能があり、ABL,ABH,S Bという内部パス(各8ビット)からのデータを" 00m,"01m,"02mbで選択的に増減する。

INC/DECで演算された結果は、CALL、CALH、CALBのラッチに選択的に格納され、AOBL、AOBH、AOBBのアドレス・パッファを介して出力される。

ここで選択的というのは、演算結果が常にラッチされるのではなく、アドレス演算時のみラッチ して、データ演算時にはラッチされない場合があることを意味する。

しかし、RLT2 35は、INC/DEC: B演算時は常に結果をラッチするデータラッチで ある。

ACU部には、割り込み発生時に強制的に割り 込みベクタを発生するVECL、VECH、VEC B(ベクタアドレス発生回路)や、INC/DEC を介さずにDBパスデータを直接アドレスとして 出力するBSも配置されている。 機能としては、上述のプログラミングモデルで 示したレジスを群や、データや実効アドレスの頂 算を行なう8ピットALU19や、シフト関算を 行なう8ピットのシファ20、アドレス生成を主 に行なうACU13がある。

A L U 1 g は、M B 入力側に 1 C 2 7をもち、
1 C 2 7 は、M B バスから入力される信号を、スルーするか、反転したり、"0 0 "h等の定数データを発生して A L U 1 g での演算を補助する。

さらにDフラグの機能を実現するための10進 補正回路もALU19は含んでいる。

てして内部パス(MC)のデータのゼロを飲出する 2 DT 1 7 や分岐命令での分岐条件放立の有無を PS Rの状態から検出する BR DT 1 8 もある。 特にアドレス生成を主に行なう AC U部に関しては、8 ピット単位に、機能が分離されそれぞれはキャリーが伝数する調成となっていて、最大 2 4 ピットのアドレス演算を行なう。ここでは、アドレスの演算のみならずデータの演算も可能である。

本CPUにおいて、実効アドレスの生成は、特に分枝やディスプレースメント付のアドレッシングにおいてAUとACUの両方を使用して演算しており、CSB.CSH25.26は、その際に使用される。

つまり、ALUI 9からの演算結果によるキャリーやポローをACUの演算に反映させるためのキャリーのセレクチとしての機能をCSB.CS H 25、26が持っている。

尚、INC/DECからラッチされた演算結果 は、SB.ABH.ABLのパスを介してPC.D BR.TR.ADH.ADLのレジスタデータを選 択的に更新する。

その他の機能としては、CPUのクロックの制 例をつかさどる、クロック発生器22や、周辺システムにCPUの動作状態を知らせる複数の信号 を発生するシステム制御23がある。

さらに、インストラクション・プレデコーダ3 3は、命令コードのプリデコードを行い短路命令 の繰別や、プリパイト付でオペコードと不当な組 合せ(以下不当命令と称す)の遇別などを行なう。 以下に、木CPUの演算部2の各機能部につい てお明を行なう。

〇 汎用レジスタ

演算. 転送時にデータを提供したり、演算. 転送 後の結果を格納する第3図及び第4図に示す汎用 レジスタ群である。

WO.W1については、8ビットずつに分けて RO.R2.R1.R3の8ビットレジスタとして も命令で区別して使用することができるので、本 CPUでは16ビットのみならず、8ビットのデ ータを扱うことができる。

W 2 , W 3 は、データアクセスの際のポインタ としてアドレッシングモードで指定すれば使用す ることもできる。

汎用レジスタ群の各レジスタは、ラッチ(セット、リセットなし)で構成され、内部パスに対し、以下の接続関係を有する。

基本的に、MBパスから入力されデータをラッチし、DB或いはMBのパスにラッチされたデー

基本的に、MBパスから入力されデータをラッチし、DBのパスにラッチされたデータを、出力

FPR - MBから入力 , DBへ出力

○ 1C(ALUに関する入力制御)

第3図に示した1C27(8ピット)は、MBパスからALU19に入力されるデータを制御する。 要能的には、以下の機能を有する。

- 1. NBパスデータ →ALUに入力
- 2. MBパスデータの反転→ALUに入力
- 3. "00"hの定数 → ALTIに入力

· (MBパスデータは無視する。)

4. "01"hの定数 →ALUに入力

(MBパスデータは無視する。)

5. "02"hの定数 -- ALUに入力

·(WBパスデータは無視する。)

6. "03"hの定数 → ALUに入力

(MBパスデータは無視する。)

O ALU(演算論理素子)

弟3団に示したALUI9(8ピット)は、DB

タを出力する。

R 2 レジスタのみ、除算命令を実行する際のため、入力にDBパスを選択可能とする。

RO(WOL)→MBから入力, DB あるいはMBへ出

R2(WOH)一MBあるいはDBから入力、DBあるいはMBへ 出力

R1(WIL)→MBから入力、 DBあるいはMBへ出力 R3(WIH)→MBから入力、 DBあるいはMBへ出力 W2L →MBから入力、 DBあるいはMBへ出力 W2H →MBから入力、 DBあるいはMBへ出力

W3L →WBから入力, DBあるいはMBへ出力 W3H →WBから入力, DBあるいはMBへ出力

O FPR(ファーストページレジスタ)

第3回及び第4回に示したFPRは、前述のファ ースト・ダイレクト・アドレッシングと呼ぶアド レッシングモードで使用される。

FPRは、ラッチ(セット、リセットなし)で構成され、内部パスに対し、以下の接続関係を有す

パスデータと1Cからの各8ピットの入力により 演算を実施する。

機能的には、AND(論理費)、OR(論理和)、 EXOR(辨他的論理和)、SUM(加算)がある。 また、PSR中のDフラグの設定により(D= 1 ならば)、加算及び練算を同一演算サイクル内 で10 適補正する回路も含む。

さらに、SUMの結果、キャリー・ポロー発生、 オーパーフローが発生の検出及びキャリー・ポロ ー、オーパーフローをラッチする機能も具備する。 特に、キャリー結果は、ALUI gが次のSU Mを実行するまで保持されるものとする。(AN D.OR.EXORでは変化しない)

〇 ALUシフタ(演算論理案子シフタ)

第3図に示した、ALUシフタ28は、8ピットデータの1ピットシフトライトを実施するシフトレジスタで、主に衆算命令で使用される。

このシフトレジスタに入力されるデータは、A LUISのSUM(加算)の結果であり、最上位ピッ トには、そのSUMの結果で発生したキャリーが 入力され、シァトの結果最下位より送出される l ビットデータは、ALU19のキャリーとして最 終的に保持される。

O RLT(ALU 結果ラッチ)

第3図に示した、RLT29は、ALU19の 演算結果を保持する8ピットラッチである。内部 パスに対しては以下の接続関係を有する。

RLT → DBあるいはMBへ出力 ただし、RLT2gのデータは、次のALU頂 算が実行されるまで内容は更新されない。

〇 シフタ

第3図に示した、シフタ20はフリップ・フロップで構成され、データの1ピットシフトレフト、シフトライト・ノーシフトのいずれかを制御低号により選択的に実施する。

内部パスに対しては以下の接紋関係を有する。 シフタ → KBから入力。 MBへ出力

O ZDT(ゼロ検出回路)

第3図に示したZDT17は、MBパスの状態 をモニタし、MBパスが全ビット"00"hならば、

第3図ACU部16に示した、AOBB,AO BH,AOBLはアドレス出力用のパッファであ り、各8ピットで計24ピット(BA7~BA0, A15~A0)のアドレスを出力する。

アドレス出力は、BEのローでハイ・インピー ダンス状態になる。

O VECB, VECH, VECL(ベクタアドレス発生器)

第3図ACU部16に示した、VECB,VE CH,VECLは割り込み処理において、ベクタ アドレス(24ビット)を発生する。

O CALB.CALH.CALL(アドレス計算 フッチ)

第3図ACU部16に示した、CALB,CA LH,CALLはINC/DEC:B:H:Lの改算 の結果を選択的に格納するラッチであり、アドレ ス放算時のみラッチされる。

O RLT2(結果ラッチ2)

第3図ACU部18に示した、RLT2は1N C/DEC:Bの賃貸の結果を常に格納するラッ

"00"hの検出をしたことを示す信号を発生するゼロ検出回路である。

特に、この信号はPSRレジスタ30中の2フラグに作用し、ALU19等の演算結果がRLT29より、MBパスに出力される時、結果の"0"hを検出して2フラグを"1"にセットする動作を促すために用いられる。

PSR(プロセッサ・ステイタス・レジスタ)第3図に示した、PSR30は、ラッチで構成 され内部パスに対しては以下の接続関係を有する。

PSR → MBから入力 . DBへ出力

機能としては、概要でも配応した様にPSRレジスタ30は現在のCPUの動作状態を示す。

O BRDT(分岐検出回路)

第3図に示した、BRDT18は、PSR30 に接続されており、分岐命令が発生した場合、P SR30の内容から分岐するか否かを判断する値 号を発生する。

O AOBB,AOBH,AOBL(アドレス・出 カバッファ)

チである。

O INC/DEC:B:H:L(インクリメント/ デクリメント・ユニット)

第3図ACU部16に示した1NC/DEC: B:H:Lはデータの増減を行なう。

各機能部は、8ビット単位で構成され、資算部 果で発生したキャリーは、それぞれの上位アドレス増減部(INC/DEC:LならINC/DEC: Hへ,INC/DEC:HならINC/DEC:B へ)に伝搬され、結局24ビットのアドレス生成 を実現することになる。

但し、このINC/DEC:B:H:Lにデータ(各 8ピット)は、SB.ABH.ABLのデータパス(各 8ピット)を介して入力される。

各【NC/DEC:B:H:Lは、このデータに ついて基本的に次の動作を選択的に行なう。

- 1.現状データの保持
- 2. *01"hのインクリメントあるいはデクリ
- 3. "O 2"hのインクリメントあるいはデクリ

メント。

O BS(パス セレクト)

第3図ACU部16に示した、BSは実効アドレスを発生する際、CPU外部から入力されたデータ(8ビット)をINC/DEC:Lを介することなく、DBパスから、直接AOBLに入力するためのデータの選択の機能を存する。

前記のファースト・ダイレクト・アドレッシングのような場合、実効アドレスのためのオペランドデータ(8ピット)をフェッチするサイクルの次に、すぐに実効アドレスを出力しなければならないが、この場合、『NC/DEC:Lを介すれば 遅低が生じる。

そこでこのBSを用いて、オペランドデータ(D IL)をDBパスに乗せ、BSで選択することに より、高速にAOBLを書き換えることができる。 〇 CSB.CSH(キャリーセレクタ)

第3図ACU部16に示した、CSB.CSH25、26はデータの資算時に、INC/DEC:B.INC/DEC:Hに入力されるキャリーが

めて演算ができる。

一方、通常のプログラムカウンタのインクリメント動作の場合には、ACU16のみを用いて、ALU19は別のオペレーションのための演算を行なうことができる。

この時ALU19のキャリーは無視されACU L16から発生したキャリーがCSH25を介し TACUHに入力される。

O PBC,PCH,PCL(プログラム・カウン

24ビットのプログラム・カウンタ・レジスタ である。

このレジスタのインクリメントは、INC/D EC:B:H:Lを用いて行なう。

内部パスに対しては以下の接続関係を有する。

PBD → SBから入力 . DBあるいはSBへ出力
PCH → ABHから入力 . MBあるいはABHへ出力
PCL → ABLから入力 . DBあるいはABLへ出力
O TR.ADH.ADL(テンポラリ・レジスタ)

INC/DECの下位似(INC/DEC:Hなら INC/DEC:L,INC/DEC:BならIN C/DEC:H)からか、あるいはALU19で発生されたキャリーにするかを選択する機能を有す

従って、このCPUでは実効アドレス発生の豚のディスプレースメントデータの加算や、プログラム相対アドレスで分岐の豚にアドレスの計算を行なうことは、ALUI9とACUI6を共用して行なう。

例えば、24ビットデータに8ビットのディスプレースメントを加算して、実効アドレスを発生するアドレッシングの場合、24ビットデータ中のビット7~ビット0とディスプレースメントデータ(8ビット)の加算をALUI9で行ない、24ビットの残り(ビット23~ビット16)をACUII16で演算する。

ALUI9で加算の結果キャリーが発生した場合、このキャリーは、CSH25を介して、ACUI6はこの桁上がりを含

各8ピットのテンポラリ・データラッチである。 CPU外部からは見えない。 演算結果を一時的に 格納する。

TR - DBあるいはSBから入力 , SBへ出力

ADH → MBあるいはABHから入力, ABHへ出力

ADL → DBあるいはABLから入力、ABLへ出力
O SPH.SPL(スタック・ポインタ・レジス
タ)

16ビットのスタック・ポインタ・レジスタで - -

内部パスに対しては以下の接続関係を有する。 SPH → MBから入力 , MBあるいはDBへ出力 SPL → MBから入力 , DBへ出力

O DBR(データ・パンク・レジスタ)

8ピットのパンク・レジスタである。基本的に データアクセスの顔のパンクアドレスは、このレ ジスタ値が出力される。但し、PSR中にモード・ フラグ(M1,M0)の状態により、パンクアドレ ス値は変動する。

また、DBRは、SBパスを介して入力されて

おり、DBR値の増減にも任意に対応できる。 内部パスに対しては以下の接続関係を有する。 DBR → MBあるいはSBから入力,DBあるいはSBへ

O DIL(データ入力ラッチ)

8 ビットのラッチである。外部データは、この ラッチに入力される。

D1115は、制御部1に対しては命令コード を供給し、演算部2には、内部パス(DB.MB. SB)に対しデータを供給する。

CPU内部に対しては以下の接続関係を有する。 DIL → D7~D0から入力。 DB.MB.SBめるいは制 御部へ出力

O DOL(データ出力ラッチ)

8ビットのラッチである。外部に出力されるデ ータは、このラッチに入力される。

CPU内部に対しては以下の接続関係を有する。
DIL → DBあるいはMBから入力。D7~D0~出力
以下に、本CPUの制御部1の各機能部につい
て説明を行なう。

〇 システム制御

CPUの動作状態を知らせるための複数の信号を発生する。

BSVT---プロセッサ動作状態出力 (ペクタアドレス出力中を示す)

BSDA---プロセッサ動作状態出力 (データアクセスを示す)

BSPA---プロセッサ動作状態出力 (プログラムアクセスを示す)

BSOF---プログラム動作状態出力 (命令フェッチを示す)

BSML---プロセッサ助作状態出力

RWB,RB,WB---リードライト状態出力 BE---パスイネーブル入力

(メモリロック状態を示す)

〇 インタラブト制御

CPUの割り込みを制御する。

RES ーーーリセット割り込み入力

NMI ーーーノンマスカブル割り込み入力

1RO ---割り込み入力

インストラクション・プレ・デコーダ基本的に次の3つの機能都を有する。

1.PLAでのデコードではタイミング的に関 に合わない場合、プレデコーダで予めデコードし で無知性最も基生する。

[]サイクル命令の検出,外部制御信号の発生制 御,TCU7の制御等]

2. PLAコードの最小化のためデコードを補 m+x.

[短縮命令の検出。命令で扱うデータサイズの検出等]

3 不当命令、ソフトウェアインターラブト命令の検出。

〇 クロック発生警

CPU内部用のクロックの発生。あるいは、外部システム用システム・クロックを発生する。

WAIT---プロセッサ停止入力 LSP ---パスサイクル変更用入力 CLK ---CPUクロック入力

Sl.S2---システム・クロック出力

| SE 0~3---割り込み(| RO)選択入力 WAKE ---プロセッサ停止命令の解除入 力

O TCU(タイミング制御ユニット) 命令実行の動作シーケンスを制御する。

O ECI(イクスキュージョン制御インタフェ ース)

PLAの命令デコード結果を受け演算部2にタイミングを整えた制御信号を発生する機能を有す。

○ オペコードIR(パッファ)。 ブリバイトIR(インストラクション・レジス

命令を格納するインストラクションレジスタ。

O プリバイト ANDプレーン・オペコード ANDプレーン・ORプレーン

AND-ORで構成された命令デコード用PL

以上根拠したようなCPUにおいて、実行アド レスを計算する機成部分のみを第3回より抜き出 し第1回に示す。尚、第1回に示す構成部分の内、 第3回に構成部分に相当するものについては同じ 符号を付している。

本実施例のCPUは各メモリの実行アドレス計算をデータの演算実行用のALUを用いて、かつ 増減器を用いて行うが、実行アドレスを計算する 際、実行アドレスを構成する例えば24ビットの すべてを計算する必要はなく、本CPUでは、実行アドレスを生成する加算数と被加算数とのデータを8ビットずつ3分割し、ALUにてそれぞれの下位個よりアドレスを計算し下位側からの桁上がりが発生した場合にはそのキャリーを上位側の 増減器に送出し加減算を行い実行アドレスを生成する。

第1団において、レジスタ群50は、第3団に 示すFPR、R0、W2L、等の汎用レジスタで あり、このレジスタ群50の出力頃は、A増減路 51、B増減器52、C増減器53に接続される とともに、ALU19に接続される。

A増減器51の出力側は、ALU19より供給される信号とA増減器51より供給される信号と

タとW2あるいはW3レジスタのデータとに、オ ペランドデータとして8ビットあるいは!6ビットのディスプレースメントを符号拡張したアドレ スが実行アドレスとなる。

ロングダイレクト・1 6 ピットレジスタディス プレースメントでは、オペランドデータとしてブ ログラムから読んだ2 4 ピットのデータに、レジ スタW 2 あるいはW 3 のディスプレースメントデ ータを符号拡張して加えたアドレスが実行アドレ スとなる。

まず、レジスタ・インダイレクト・8ピットディスプレースメントでは、8ピットのディスプレースメントとレジスタW2のデータの下位8ピットをALU19で計算し、その結果におけるキャリー信号がキャリー選択A回路25に送出され、キャリー選択A回路25は、ALU19からのキャリー信号をB増減器52へ送出する。一方、B増減器52及びC増減器53には、それぞれレジスタW2の上位データ、DBRのデータが転送され、A、B、Cの各増減器51、52、53は、符号

のいずれかを選択するキャリー選択A回路25を 介してB増減器52に接続される。B増減器52 の出力側は、B増減器52より供給される信号あ るいはALU19より供給される信号のいずれか を選択するキャリー選択B回路26を介してC増 減器53に接続される。

尚、A地族器51は、第3図に示すINC/DECEC:Lに相当し、B地族器52はINC/DEC:Hに相当し、C地族器53はINC/DEC:Bに相当する。又、キャリー選択A回路25は第3図に示すCSHにであり、キャリー選択B回路26はCSBである。

このように構成される本実施例のCPUにおける動作を以下に説明する。

本CPUの機略にて説明したように、本CPU が有する3つのアドレッシングのアドレスの発生 方法を第2図aないし第2図cに示す。

レジスタ・インダイレクト・8 ピットまたは 1 6 ピットディスプレースメントでは、レジスケ群 5 0内の複数のレジスタより読み出したDBRデー

拡張の値より定数 0 の増加か定数 0 の減少かを選択して動作を実行する。このとき、キャリー選択 B回路 2 6 は、B増減器 5 2 からのキャリー信号を選択する。そして、B増減器 5 2、C増減器 5 3の増減結果とA L U 1 9 の結果が、計算された 実行アドレスとなる。さらに、I 6 ピットデータの場合には、もう 1 パイトアクセスする必要があるので、上記の計算されたアドレスを増減器で定数 1 の増加をさせて望むアドレスを得る。

次に、レジスタ・インダイレクト・16ビットディスプレースメントでは、16ビットディスプレースメントの下位8ビットとレジスタW2の下位8ビットをALU19にて計算し、その結果をA増被答51に送出し、さらにそのキャリー信号を使用して16ビットのディスプレースメントの上位8ビットとレジスタW2の上位8ビットをALU19にて計算する。その結果のキャリー信号がキャリー選択B回路26に供給され、キャリー選択B回路26はALU19からのキャリー信号をC増減答53に送出する。一方、C増減器53には、

特開平3-152624 (10)

DBRのデータが転送され、増減器全体は符号拡 製の値により定数0の増加か定数0の減少かを選 択して動作を実行する。このとき、キャリー選択 A回路25は、A増減器51からのキャリー値号 を選択する。そしてC増減器53の増減結果、A LU19の結果、A増減器51の増減結果が計算 された実行アドレスとなる。

次に、ロングダイレクト・1 6 ピットレジスタ・ディスプレースメントの場合は、オペランドとレジスタの関係がレジスタ・インダイレクト・1 6 ピット・ディスプレースメントと入れ代わるだけであり、動作は同じである。

このようにALU19とA、B、Cの各増減器 51、52、53にてアドレスを計算することで、 ALU単体で計算する場合に比べて資質の並列性 を失わず、演算処理サイクルを短くすることがで まる。

又、ALU及び増減器で計算することにより、 データ演算用のALUの他にアドレス計算専用の フルアダーを有する場合に比べてハードウエアを

19…ALU、25…キャリー選択A回路、 26…キャリー選択B回路、51…A増減器、 52…B増減器、53…C増減器。

特許出収人 株式会社 リコー 代理 人 弁理士 青山 茶 外1名 小さくすることができる。


[発明の効果]


以上降述したように本発明によれば、演算処理を行うALUにて演算処理の結果発生するキャリー信号を増加器にて被加算数に加算することでアドレスデータを得るようにしたことより、演算の並列性を失わず、処理サイクルを短くすることができ、又、アドレスデータ計算専用のALUが不要であるからCPUのハードウエアを小さくすることができる。


4. 図面の簡単な説明


第1回は本発明のCPUの構成部分の内、アドレス計算にかかる構成部分を示したブロック図、第2回aないし第2回cは本発明のCPUが有するアドレッシングのアドレスの発生方法を示す図、第3回は本発明のCPUの全体構成を示すブロック図、第4回は本発明のCPUのプログラミングモデル、第5回aないし第5回cは本発明のCPUの命令形式について示した図である。

第 1 図









【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成10年(1998)9月11日

【公開番号】特開平3-152624 【公開日】平成3年(1991)6月28日 【年通号数】公開特許公報3-1527 【出願番号】特願平1-291799 【国際特許分類第6版】

G06F 9/34 7/50

[FI]

COSE 9/36 310 7/50 9/36 330 B

手統補正書



物种疗员官政

し事件の表示

平成01年特許版第2917-99号

1. 接区をする者

事件との関係 特許出版人 名称 株式会社リコー

3. 代單人

〒540 大阪市大阪市中央区域見1丁日3巻7号 1MPビル 貴山特計事務所 電費(86)949-1261 FAX (88)949-9381 氏名 | 弁理士 (6214) 常山 崔

4. 相圧命令の日甘

白兒(白馴製薬酵素と同時)

5. 雑臣の対象

明集書:「発明の詳細な説明」の名

6. 独正の内容

明報客中、次の館所を結正します。

発明の詳細な意見の質

- (1) 第14頁第3行に「AU」とおるも「ALU」と補正する。
- (2) 第14頁第18行に「プレ」とおるも「プリ」と補正する。
- (3) 第14行第19行に「行い」とあるを「行ない」と補正する。
- (4) 第21頁第20行から第22頁第1行にかけて「ラッチ」とあるを、
- 「フリップフロップ」と植正する。
- (5) 第25頁第11行、阿莫第18行、第26頁第9行、及び阿賈 第15庁に「レジスタ」とあるを「ラッチ」と雑正する。
- (8) 第25頁第16行に「PBD」とあるを「PBC」と領正する。
- (7) 第29頁第20行、及び第30頁第1行に「IRO」とあるを
- 「IRQ」と施正する。